

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه تربیت مدرس شهید رجایی

مبانی مدل سازی SoC با

SystemC

و

SystemC-AMS



به همراه

تألیف:

دکتر پرویز امیری

عضو هیأت علمی دانشگاه تربیت مدرس شهید رجایی

مهندس منا خزایی زاده

سرشناسنامه	: امیری، پرویز، ۱۳۴۸-
عنوان و نام پدید آور	: مبانی مدل سازی SoC با SystemC و SystemC-AMS / تألیف پرویز امیری، منا خزایی زاده.
مشخصات نشر	: تهران: دانشگاه تربیت دبیر شهید رجائی، ۱۳۹۴.
مشخصات ظاهری	: ۳۹۰ ص.: مصور (بخشی رنگی) + یک لوح فشرده.
شابک	: ۹۷۸-۶۰۰-۶۵۹۴-۴۷-۷
وضعیت فهرست نویسی	: فیپا
یادداشت	: واژه نامه.
یادداشت	: کتابنامه: ص. ۳۸۱.
موضوع	: سیستم های روی تراشه
موضوع	: سیستم های کامپیوتری درونه ای
موضوع	: سی ++ (زبان برنامه نویسی کامپیوتر)
شناسه افزوده	: خزایی زاده، منا، ۱۳۶۶-
شناسه افزوده	: دانشگاه تربیت دبیر شهید رجائی
رده بندی کنگره	: ۱۳۹۴ الف۸ س / TK۷۸۹۵
رده بندی دیویی	: ۰۰۴/۶۵
شماره کتابشناسی ملی	: ۴۰۶۱۸۵۳



دانشگاه تربیت دبیر شهید رجائی

عنوان	: مبانی مدل سازی SoC با SystemC و SystemC-AMS
تألیف	: دکتر پرویز امیری، عضو هیأت علمی دانشگاه تربیت دبیر شهید رجائی، مهندس منا خزایی زاده
ویراستار علمی	: دکتر زین العابدین موسوی
ویراستار ادبی	: دکتر یداله بهمنی
نوبت چاپ	: اول - پاییز ۱۳۹۴
انتشارات	: دانشگاه تربیت دبیر شهید رجائی
لیتوگرافی	: فرانقش
چاپ	: فردوس
طراح جلد	: مهندس محمد معتمدی نژاد
ناظر چاپ	: مهندس محمد معتمدی نژاد
کارشناس چاپ و صفحه آرا	: نیره فیروزی
کارشناسان	: طاهره کیا/ علی رضایی اهوآنوئی
شمارگان	: ۱۰۰۰ جلد
قیمت	: ۲۰,۰۰۰ تومان
شابک	: ۹۷۸-۶۰۰-۶۵۹۴-۴۷-۷ ISBN: 978-600-6594-47-7

کلیه حقوق این اثر برای مؤلفین و مترجمین و دانشگاه تربیت دبیر شهید رجائی محفوظ است.

نشانی: تهران، لویزان - کد پستی ۱۵۸۱۱-۱۶۷۸۸ - صندوق پستی ۱۶۳ - ۱۶۷۸۵ - تلفن: (۲۶۳۲) ۹ - ۲۲۹۷۰۰۶۰،

۲۲۹۷۰۰۷۰، تلفکس: ۲۲۹۷۰۰۴۲، پست الکترونیکی: Publish@srttu.edu، وب سایت: http://Publish.srttu.edu

تقدیم به مادران و پدرانمان

به پاس محبت و حمایت‌های

بی‌دریغشان که هرگز

فروکش نمی‌کند

پیش‌گفتار

پیشرفت‌های فن‌آوری توانایی مجتمع‌سازی عملکردهای بیشتر و بیشتر را بر روی یک تراشه فراهم می‌سازد و صنعت الکترونیک را به سوی یک الگوی طراحی جدید به نام سیستم بر روی تراشه (SoC) سوق می‌دهد. در طراحی‌های SoC تمام قابلیت‌های یک سیستم کامل با تمرکز بیشتر بر حجم نرم‌افزار در یک تراشه‌ی سیلیکونی یک‌تک قرار داده می‌شود، که این کار منجر به افزایش عملکرد، کاهش توان مصرفی، کاهش هزینه و کاهش اندازه‌ی قطعات می‌شود.

بنابراین یکی از بزرگ‌ترین چالش‌های جهان امروز، طراحی و ساخت SoC در حجم، وزن و زمان کمتر و دقت بیشتر است. در این راستا، رقابت صاحبان صنایع در طراحی سیستم‌های گوناگون بهینه منجر به پیدایش احساس نیاز به وجود یک محیط شبیه‌سازی یک‌پارچه برای مدل‌سازی سیستم‌های پیچیده و کامل شامل الکترونیک دیجیتال و آنالوگ، میکرو ویو RF و کاربردهای نرم‌افزاری و غیره بر روی یک فیزیک مدار مجتمع، شده است.

یک زبان مدل‌سازی یک‌تک که بتواند برای توصیف یک سیستم در تمام سطوح انتزاع به کار برده شود، به طور چشم‌گیری زمان و زحمت طراحی را کاهش می‌دهد. نیاز به بازنویسی مدل در طول روند طراحی، حذف می‌شود. همان تست بنچ‌هایی که در مراحل اولیه برای ارزیابی طرح، نوشته شدند، می‌توانند در سایر سطوح انتزاع نیز استفاده شوند، که این کار منجر به کاهش هزینه و زمان ساخت می‌شود. استفاده از یک زبان همچنین موجب حصول اطمینان از یکدستی و عاری از خطا بودن مدل‌ها در طول تمام سطوح انتزاع و در طی انتقال از سطوح بالاتر به سطوح پایین‌تر می‌شود. بنابراین، نیاز به یک پلت فرم/زبان مدل‌سازی وجود دارد که بتواند

مدل‌سازی رفتاری سطح بالا تا انتزاع سطح پایین یا مدل‌های RTL را به خوبی پشتیبانی کند [۱].

این پلت‌فرم مدل‌سازی مطلوب، همچنین باید سنتز مدل‌ها را درون اجزای سخت‌افزار یا نرم‌افزار پشتیبانی کند. یک پلت‌فرم مدل‌سازی SoC باید ابزارهای سنتز ذاتی داشته باشد، چراکه تبدیل مدل‌ها از یک پلت‌فرم به دیگری، فرآیند پرهزینه‌ای است. در واقع همان‌طور که ابزارهایی برای سنتز سخت‌افزار وجود دارد، نیاز به ابزارهایی برای سنتز نرم‌افزار نیز حس می‌شود. سال‌ها است که ابزارهایی برای تبدیل مدل‌های انتزاع سطح-بالا برای مدار سخت‌افزاری عملی تعریف شده است، اما ابزارهای مشابه برای سنتز نرم‌افزار وجود ندارد. برای مدیریت پیچیدگی همواره در حال رشد سیستم‌ها، اتوماتیک‌سازی مراحل سنتز نرم‌افزار دیگر یک انتخاب نخواهد بود، بلکه یک نیاز است. ممکن است این سؤال مطرح شود که چرا به مدل-سازی سخت‌افزار در سطح RT نیاز داریم، در حالی که پاسخ‌گویی سطح سیستم سریع‌تر است. دلیل اصلی که استفاده از سطوح گوناگون در طول فرآیند طراحی تا ساخت، این است که سیستم‌های بزرگ معمولاً از اجزای گوناگونی تشکیل شده‌اند که دارای شرایط تأثیرگذار متغیری بر کارایی کل سیستم می‌باشند از قبیل کنترل مساحت، سادگی، انعطاف‌پذیری پیاده‌سازی و هزینه. برای چنین سیستم‌هایی، به محدوده‌ی بزرگی از سطوح انتزاع برای مدیریت مقتضیات و موازنه‌های آنها نیاز داریم [۲]. به عنوان مثال، در کاربرد مخابرات فرکانس رادیویی، کاهش بخش‌های RF و افزایش توانایی‌های بیشتر در بخش نرم‌افزار، انعطاف‌پذیری طرح را برای تغییر، بالا می‌برد.

زبان‌های توصیف سخت‌افزاری، یا HDLها، زبان‌هایی هستند که برای طراحی سخت‌افزار استفاده می‌شوند. HDLها امکان شبیه‌سازی طرح در سیکل طراحی به منظور تصحیح خطاها و یا آزمایش با معماری‌های مختلف را فراهم می‌سازند. طرح‌هایی که در HDL توصیف می‌شوند مستقل از تکنولوژی بوده و طراحی و اشکال‌زدایی آنها آسان است و معمولاً بیشتر از شماتیک‌ها به خصوص برای مدارهای بزرگ و پیچیده، قابل خواندن هستند.

از ویژگی‌های اصلی زبان توصیف سخت‌افزار، توانایی آن در توصیف عملکرد یک قطعه از سخت‌افزار، مستقل از پیاده‌سازی است. هدف از پیشرفت در صنعت HDL، دستیابی به یک زبان یک‌پارچه برای توصیف عملکرد طرح تا پیاده‌سازی نهایی است. این کار منجر به انجام تمام فرآیند طراحی در یک زبان مشخص و در نتیجه، یک ارائه‌ی منفرد از طراحی می‌شود. تلاش‌ها و اقدامات بسیاری در این زمینه صورت گرفته است؛ اما این زبان‌ها دارای

محدودیت‌هایی از جمله عدم پشتیبانی کامل از مدارهای آنالوگ و همچنین مدل سازی و سنتز نرم افزار هستند [۳].

بنابراین نیاز به زبان‌های جامع‌تری که بتوانند از تمام سطوح انتزاع و مدل سازی نرم افزار و حتی آنالوگ پشتیبانی کنند، موجب ظهور نسل جدیدی از زبان‌ها مانند Verilog-AMS و VHDL-AMS و System Verilog و SystemC و SystemC-AMS شد، که از میان اینها تنها SystemC قادر به مدل سازی همزمان نرم افزار نیز می باشد.

SystemC که بر C++ بنیان شده است، انعطاف پذیری را برای مدل سازی طرح در سطوح گوناگون انتزاع فراهم می کند. همچنین سنتز نرم افزاری توسط C++ در این زبان فراهم می باشد. این زبان که مدل سازی از سطوح بالا در قالب رفتاری تا سطح RTL را پشتیبانی می کند، گد باز بوده و یادگیری و استفاده ی آن بسیار آسان است. مهم ترین مزیت این زبان این است که می تواند به عنوان یک زبان مشترک میان طراحان سطح سیستم، مهندسان نرم افزار و طراحان سخت افزار استفاده شود. نسخه ی ۱,۴ آن هم اکنون در محیط هایی مانند VIVADO Xilinx قابل سنتز می باشد. مؤسسه ی SystemC متعلق به یک سازمان مستقل متشکل از محدوده ی وسیعی از شرکت ها، دانشگاه ها و افراد خبره به پشتیبانی و پیشبرد SystemC به عنوان استاندارد رایگان و در دسترس برای طراحی سطح سیستم می باشد [۴]. OSC1 یک مجموعه از رابط های TLM است که چگونگی ارتباط مدل ها، و مجموعه ای از سطوح انتزاع را برای مدل سازی طرح ها تعیین می کند. هدف این مجموعه پشتیبانی کامل از سطوح مختلف نمایش یک سیستم کامل و پیچیده است که با شرح جزئیات در محدوده ای از توصیف عملکردی تا مدل سخت افزاری قابل سنتز هستند [۵].

SystemC-AMS، یک نسخه ی تکمیلی از SystemC است که در سال ۲۰۰۶ ارائه شده و با تکیه بر قابلیت های C++ و SystemC توابعی را برای مدل سازی رفتار آنالوگ و سیگنال مختلط و فرکانس بالا در یک سیستم ارائه می کند. این کتابخانه قابلیت مدل سازی سیستم ها را در هر دو بخش نرم افزار و سخت افزار به همراه اثرات غیر خطی در بیشتر سطوح انتزاع دارد.

SystemC و SystemC-AMS دارای توانایی های بسیار خوبی هستند که با توجه به گد باز بودن، هنوز در حال پیشرفت و توسعه هستند. از سوی دیگر با توجه به یادگیری آسان و در دسترس بودن تمام ابزارهای مورد نیاز برای کار با این دو زبان، این زبان می تواند در صنعت و دانشگاه مورد استفاده ی مهندسان از تازه کارها تا افراد مجرب و خبره قرار گیرد [۶] تا [۱۲].

در این کتاب به معرفی مقدماتی SystemC و SystemC-AMS پرداخته شده است. هر چند فرض بر این است که خواننده دانش مقدماتی و پایه در مورد زبان برنامه‌نویسی C++ دارد چرا که برای استفاده از این دو زبان باید با اصول C++ آشنا باشیم، اما اشاراتی به توابع ضروری C++ در استفاده از این دو زبان شده است. در فصل اول ابتدا با SoC و سطوح مدل‌سازی آنها و زبان‌های مختلف و کارایی آنها در مدل‌سازی SoC‌ها آشنا می‌شویم و سپس نیاز به استفاده از این دو زبان در مدل‌سازی SoC مطرح می‌شود. در فصل دوم، به معرفی کامل SystemC و نحوه‌ی مدل‌سازی با استفاده از این کتابخانه و ساختار کلی و توابع آن پرداخته می‌شود. در فصل سوم، سه مدل محاسباتی اصلی در SystemC-AMS به طور کامل به همراه مثال‌های کاربردی و متودولوژی‌های مدل‌سازی و ذخیره‌ی نتایج و آنالیز حوزه‌ی زمان و فرکانس توضیح داده می‌شود. در فصل چهارم، یک جمع‌بندی از کلیه‌ی توابع ارائه می‌شود که در دسترسی سریع به مدل‌ها به کاربران بسیار کمک می‌کند. در نهایت در دو فصل پایانی این کتاب آموزش گام به گام روش نصب و استفاده از SystemC و SystemC-AMS و مثال‌های آموزشی کامل به همراه کدهای کامل و نتایج آنها آورده شده است.

نرم‌افزارهای لازم و کتابخانه‌های هر دو پلت‌فرم در CD ضمیمه این کتاب به همراه کدهای کامل مثال‌های فصل ۶ آورده شده است. مسلماً این مجموعه از نقص و کاستی مبرا نیست لذا نظر اصلاحی صاحب‌نظران می‌تواند در رفع کاستی‌های آن یاری‌گر مؤلفان باشد. امید است این مجموعه بتواند در رفع نیاز علاقه‌مندان در این زمینه نقش کوچکی داشته باشد.

پرویز امیری

منا خزایی‌زاده

پاییز ۱۳۹۴

فهرست مطالب

صفحه

عنوان

۱	فصل اول: آشنایی با SoC، زبان‌ها و سطوح مدل‌سازی
۳	۱-۱. مقدمه‌ای بر SoC
۱۰	۲-۱. سطوح مدل‌سازی
۱۱	۱-۲-۱. سطح انتقال ثبات
۱۲	۲-۲-۱. سطح رفتاری
۱۳	۳-۲-۱. سطح تراکنش TLM
۱۷	۳-۱. زبان‌های طراحی و مدل‌سازی آنالوگ و سیگنال‌مختلط
۱۷	۱-۳-۱. VHDL و VHDL-AMS
۱۸	۲-۳-۱. Verilog و توسعه‌های آن
۲۰	۳-۳-۱. MATLAB
۲۱	۴-۳-۱. SPICE
۲۱	۴-۱. ضرورت استفاده از SystemC
۲۳	۵-۱. معرفی SystemC
۲۵	۶-۱. طراحی در سطوح مختلف انتزاع در SystemC
۲۵	۱-۶-۱. مدل الگوریتمی

۲۶	۱-۶-۲. مدل سطح رفتاری
۲۶	۱-۶-۳. مدل سطح تراکنش TLM
۲۶	۱-۶-۳-۱. TLM مدل عملکردی فاقد زمان بندی
۲۷	۱-۶-۳-۲. TLM مدل عملکردی زمان بندی شده
۲۷	۱-۶-۴. مدل سطح انتقال ثبات
۲۷	۱-۷-SystemC_AMS چیست؟
۲۹	۱-۷-۱. مزایا و قابلیت ها
۳۶	۱-۸. چشم انداز آینده

۳۷

فصل دوم: ساختار اساسی برنامه نویسی با SystemC

۳۹	۲-۱. کار با SystemC
۴۳	۲-۲. معرفی بخش های کلی ساختار
۴۵	۲-۲-۱. ساختار فایل
۴۸	۲-۲-۲. ماژول
۵۱	۲-۲-۳. SC_CTOR
۵۲	۲-۲-۴. نگه دارنده های مقدار
۵۴	۲-۲-۵. خواندن و نوشتن پورت ها
۵۵	۲-۲-۶. عمل گر ها
۶۱	۲-۲-۷. دستورهای شرطی
۶۶	۲-۲-۸. حلقه
۶۸	۲-۲-۹. انتخاب بیت و محدوده
۷۱	۲-۲-۱۰. Process
۸۶	۲-۳. مدل سازی منطق ترتیبی و ترکیبی
۸۶	۲-۳-۱. مدل سازی منطق همزمانی
۸۷	۲-۳-۲. process های چندگانه
۸۸	۲-۴. تولید، ذخیره و نمایش نتایج

۸۹	۵-۲. تست‌بنچ
۹۰	۱-۵-۲. sc_clock
۹۱	۲-۵-۲. sc_trace
۹۱	۳-۵-۲. sc_start
۹۱	۴-۵-۲. sc_stop
۹۲	۵-۵-۲. sc_time_stamp
۹۲	۶-۵-۲. sc_simulation_time
۹۲	۷-۵-۲. sc_time
۹۷	۶-۲. انواع داده
۹۸	۱-۶-۲. نوع داده‌ی بیت
۹۹	۲-۶-۲. نوع داده‌ی بیت با طول دلخواه
۱۰۲	۳-۶-۲. نوع داده‌ی منطقی
۱۰۳	۴-۶-۲. نوع داده‌ی عدد صحیح علامت‌دار
۱۰۵	۵-۶-۲. نوع داده‌ی resolved
۱۰۷	۶-۶-۲. نوع داده‌ی تعریف شده توسط کاربر

۱۰۹

فصل سوم: SystemC_AMS

۱۱۱	۱-۳. مقدمه
۱۱۲	۲-۳. TDF
۱۱۴	۱-۲-۳. ماژول‌های TDF
۱۱۶	۲-۲-۳. خصوصیات ماژول و درگاه TDF
۱۱۸	۳-۲-۳. توپولوژی‌های مدل TDF
۱۲۲	۴-۲-۳. تنظیم خصوصیت‌های درگاه
۱۲۳	۵-۲-۳. گام‌زمانی
۱۲۷	۶-۲-۳. خوشه‌ها یا برنامه‌های چندگانه

۱۲۸	۷-۲-۳. رفتار پردازش سیگنال مدل های TDF
۱۳۲	۸-۲-۳. درگاه های TDF
۱۳۷	۹-۲-۳. سیگنال های TDF
۱۳۸	۱۰-۲-۳. مدل سازی زمان گسسته و رفتار زمان پیوسته
۱۵۲	۱۱-۲-۳. رفتار چند نرخ
۱۵۵	۱۲-۲-۳. معرفی تأخیرها
۱۵۶	۱۳-۲-۳. تعامل میان TDF و حوزه ی زمان گسسته
۱۶۱	۱۴-۲-۳. روند اجرای TDF
۱۶۲	۳-۳. LSF
۱۶۲	۱-۳-۳. اصول مدل سازی LSF
۱۶۳	۲-۳-۳. تنظیم سیستم معادله ای LSF
۱۶۴	۳-۳-۳. انتشار و انتساب گام زمانی
۱۶۵	۴-۳-۳. سازنده های زبان
۱۶۹	۵-۳-۳. مدل سازی رفتار زمان پیوسته
۱۷۹	۶-۳-۳. اجرای LSF
۱۸۰	۷-۳-۳. مثال کاربردی
۱۸۲	۴-۳. ELN
۱۸۳	۱-۴-۳. راه اندازی سیستم معادلاتی
۱۸۴	۲-۴-۳. انتساب انتشار و گام زمانی
۱۸۴	۳-۴-۳. ELN های مازول های
۱۸۶	۴-۴-۳. گام زمانی مازول
۱۸۷	۵-۴-۳. ترمینال های ELN
۱۸۸	۶-۴-۳. گره های ELN
۱۸۹	۷-۴-۳. مدل سازی رفتار زمان پیوسته
۱۹۷	۸-۴-۳. روند اجرایی ELN

- ۱۹۸ ۵-۳. تحلیل حوزه‌ی فرکانس
- ۱۹۸ ۱-۵-۳. آنالیز سیگنال کوچک حوزه‌ی فرکانس
- ۱۹۹ ۲-۵-۳. توصیف سیگنال کوچک حوزه‌ی فرکانس در ماژول‌های TDF
- ۲۰۰ ۶-۳. انجام شبیه‌سازی و ایجاد نتایج
- ۲۰۰ ۱-۶-۳. کنترل شبیه‌سازی در حوزه‌ی زمان
- ۲۰۲ ۲-۶-۳. کنترل شبیه‌سازی سیگنال کوچک حوزه‌ی فرکانس
- ۲۰۳ ۳-۶-۳. فرمت‌ها و فایل‌های trace
- ۲۰۶ ۴-۶-۳. کنترل فایل ترسیم
- ۲۰۹ ۵-۶-۳. نوشتن نکته یا نشانه در فایل ترسیم

۲۱۱

فصل چهارم: آموزش سریع استفاده از ماژول‌های پیش‌فرض

- ۲۱۳ ۱-۴. ماژول TDF
- ۲۱۴ ۱-۱-۴. سیگنال TDF
- ۲۱۴ ۲-۱-۴. توابع انتقال لاپلاس
- ۲۱۴ sca_tdf::sca_ltf_nd. ۳-۱-۴
- ۲۱۵ sca_tdf::sca_ltf_zp. ۴-۱-۴
- ۲۱۵ sca_tdf::sca_ss. ۵-۱-۴
- ۲۱۷ ۲-۴. ماژول LSF
- ۲۱۷ sca_lsf::sca_add. ۱-۲-۴
- ۲۱۸ sca_lsf::sca_sub. ۲-۲-۴
- ۲۱۹ sca_lsf::sca_gain. ۳-۲-۴
- ۲۲۰ sca_lsf::sca_dot. ۴-۲-۴
- ۲۲۱ sca_lsf::sca_integ. ۵-۲-۴
- ۲۲۲ sca_lsf::sca_delay. ۶-۲-۴
- ۲۲۳ sca_lsf::sca_source. ۷-۲-۴


۲۲۵	sca_lsf::sca_ltf_nd .۸-۲-۴
۲۲۶	sca_lsf::sca_ltf_zp .۹-۲-۴
۲۲۷	sca_lsf::sca_ss .۱۰-۲-۴
۲۲۹	sca_lsf::sca_tdf_gain .۱۱-۲-۴
۲۳۰	sca_lsf::sca_tdf_source .۱۲-۲-۴
۲۳۰	sca_lsf::sca_tdf_sink .۱۳-۲-۴
۲۳۱	sca_lsf::sca_tdf .۱۴-۲-۴
۲۳۲	sca_lsf::sca_tdf_demux .۱۵-۲-۴
۲۳۳	sca_lsf::sca_de_gain .۱۶-۲-۴
۲۳۴	sca_lsf::sca_de_source .۱۷-۲-۴
۲۳۵	sca_lsf::sca_de_sink .۱۸-۲-۴
۲۳۶	sca_lsf::sca_de_mux .۱۹-۲-۴
۲۳۷	sca_lsf::sca_de_demux .۲۰-۲-۴
۲۳۸	sca_lsf::sca_de_gain .۲۱-۲-۴
۲۳۹	sca_lsf::sca_de_source .۲۲-۲-۴
۲۴۰	sca_lsf::sca_de_sink .۲۳-۲-۴
۲۴۱	sca_lsf::sca_de_mux .۲۴-۲-۴
۲۴۲	sca_lsf::sca_de_demux .۲۵-۲-۴
۲۴۳	ELN .۳-۴ ماژول های
۲۴۳	sca_eln::sca_r .۱-۳-۴
۲۴۴	sca_eln::sca_c .۲-۳-۴
۲۴۵	sca_eln::sca_l .۳-۳-۴
۲۴۶	sca_eln::sca_vcvs .۴-۳-۴
۲۴۷	sca_eln::sca_vccs .۵-۳-۴
۲۴۸	sca_eln::sca_ccvs .۶-۳-۴
۲۴۹	sca_eln::sca_cccs .۷-۳-۴
۲۵۰	sca_eln::sca_nullor .۸-۳-۴
۲۵۱	sca_eln::sca_gyrator .۹-۳-۴

۲۵۲	sca_elm::sca_ideal_transformer .۱۰-۳-۴
۲۵۳	sca_elm::sca_transmission_line .۱۱-۳-۴
۲۵۴	sca_elm::sca_vsource .۱۲-۳-۴
۲۵۶	sca_elm::sca_isource .۱۳-۳-۴
۲۵۸	sca_elm::sca_tdf_r .۱۴-۳-۴
۲۵۹	sca_elm::sca_tdf_c .۱۵-۳-۴
۲۶۱	sca_elm::sca_tdf_l .۱۶-۳-۴
۲۶۲	sca_elm::sca_tdf_rswitch .۱۷-۳-۴
۲۶۳	sca_elm::sca_tdf_vsource .۱۸-۳-۴
۲۶۴	sca_elm::sca_tdf_isource .۱۹-۳-۴
۲۶۵	sca_elm::sca_tdf_vsink .۲۰-۳-۴
۲۶۶	sca_elm::sca_tdf_isink .۲۱-۳-۴
۲۶۷	sca_elm::sca_de_r .۲۲-۳-۴
۲۶۸	sca_elm::sca_de_c .۲۳-۳-۴
۲۶۹	sca_elm::sca_de_l .۲۴-۳-۴
۲۷۰	sca_elm::sca_de_rswitch .۲۵-۳-۴
۲۷۲	sca_elm::sca_de_vsource .۲۶-۳-۴
۲۷۳	sca_elm::sca_de_isource .۲۷-۳-۴
۲۷۴	sca_elm::sca_de_vsink .۲۸-۳-۴
۲۷۵	sca_elm::sca_de_isink .۲۹-۳-۴

۲۷۷ فصل پنجم: راهنمایی نصب و استفاده از SystemC و SystemC-AMS

۲۷۹	۱-۵. نصب ۲۰۱۰ visual studio
۲۸۳	۲-۵. نصب SystemC
۲۸۹	۳-۵. نصب SystemC-AMS
۲۹۱	۴-۵. ایجاد برنامه با SystemC و Systemc-AMS
۲۹۱	۱-۴-۵. ایجاد یک پروژه‌ی جدید
۲۹۶	۲-۴-۵. افزودن کتابخانه‌های SystemC و Systemc-AMS به برنامه

۳۰۷	فصل ششم: نمونه‌هایی از مدل‌های پیاده‌سازی شده با SystemC-AMS
۳۰۹	۱-۶. تمام‌جمع‌کننده
۳۱۷	۲-۶. تولید شکل موج سینوسی
۳۱۹	۲-۶. فیلتر پائین‌گذر (انتگرال‌گیر)
۳۲۱	۴-۶. فیلتر بالاگذر (مشتق‌گیر)
۳۲۴	۵-۶. مبدل آنالوگ به دیجیتال
۳۲۷	۶-۶. حلقه‌ی قفل فاز
۳۳۶	۷-۶. حلقه‌ی قفل فاز پمپ‌بار
۳۴۵	۸-۶. پیاده‌سازی ترانزیستور MOS
۳۴۶	۹-۶. گیرنده-فرستنده‌ی QPSK
۳۴۶	۱-۹-۶. مشخصه‌های اصلی فرستنده-گیرنده QPSK
۳۷۱	۱۰-۷. مدل‌سازی کانال بی‌سیم
۳۷۵	واژه‌نامه
۳۸۱	منابع



فصل اول

آشنایی با SoC، زبان‌ها و


سطوح مدل‌سازی

۱-۱. مقدمه‌ای بر SoC

در سال‌های اخیر پیشرفت‌های چشم‌گیری در تکنولوژی صنعت نیمه‌هادی رخ داده است. پیشرفت‌های ادامه‌دار در تکنولوژی ساخت IC و علم مواد، پیشرفت تکنولوژی را با قانون Moore ممکن می‌سازند [۷]. تعداد ترانزیستورهای ممکن بر روی یک تراشه و فرکانس ساعت هر ۱۸ ماه دوبرابر می‌شود. این وضعیت، طراحی سیستم‌های پیچیده را روی یک تراشه ممکن ساخته است و منجر به معماری‌ها و الگوهای طراحی جدید شده است.

در گذشته، سیستم‌ها با استفاده از اجزای مجزا مانند ریزپردازنده، حافظه و اجزای آنالوگ ساخته می‌شدند. این سیستم‌ها از نظر پیچیدگی، عملکرد، سرعت و هزینه کیفیت مطلوبی ندارند. برای افزایش عملکرد تا حد ممکن با اجزای مجزا، باید عملکرد را درون یک تراشه مجتمع کرد. نیاز به مجتمع‌سازی عملکرد، منجر به ظهور طراحی‌های VLSI شد. یک تراشه‌ی VLSI معمولاً یک زیر-سیستم کامل یا یک بخش بزرگ از توابع عملکردی مورد نیاز را پیاده‌سازی می‌کند. امروزه یک سیستم ساده شامل هسته‌های گوناگون VLSI، ریزپردازنده و نرم‌افزار تعبیه‌شده می‌باشد که در پردازنده‌ها اجرا می‌شود. پیچیدگی سیستم نهایی، اکنون به دلیل پیچیدگی در هسته‌های سیلیکون و نرم‌افزار تعبیه شده می‌باشد. شکل ۱-۱ رشد پیچیدگی سیستم‌ها را با زمان نشان می‌دهد.


افزایش تقاضا برای عملکردهای هرچه بیشتر درون یک تراشه، منجر به طراحی‌های بزرگ و پیچیده شده است و طراحی‌های سیستم بر اساس تراشه‌های VLSI را با محدودیت مواجه ساخته است. بنابراین روش‌های طراحی قبلی، دیگر نمی‌تواند از عهده‌ی پیچیدگی افزایش یافته و مدیریت حجم بالای داده برآید.



شکل ۱-۱. پیچیدگی در حال افزایش سیستم

اکنون گلوگاه اصلی در طراحی با هماهنگی میان سرعت/عملکرد، کنترل تأخیر گیت نیست، بلکه تأخیرهای اتصال، مصرف توان و سرعت پایین گذرگاه سیستم گلوگاه‌های اصلی طراحی هستند. یک راه برای غلبه بر این گلوگاه‌ها، قرار دادن هسته‌های VLSI گوناگون، حافظه و پردازنده‌ها درون یک تراشه است. این کار زمان عکس‌العمل و تأخیرهای دسترسی به اطلاعات خارج تراشه را حذف می‌کند و در نتیجه باعث افزایش کارایی می‌شود.

در این راستا برای غلبه بر چالش‌های مذکور، مهندسان استفاده از یک الگوی طراحی جدید به نام سیستم بر تراشه "SoC" را آغاز کرده‌اند، شکل ۱-۲. در الگوی طراحی SoC، تمام عملکردهای یک سیستم کامل درون یک تراشه سیلیکونی یک‌تک قرار داده می‌شود. یک چیپ SoC معمولی، ممکن است از ریزپردازنده‌ها که حاوی نرم‌افزار حاکم بر تراشه هستند، حافظه، مدارهای جانبی، قطعات جانبی (glue logic) و ماژول‌های آنالوگ تشکیل شده باشد (شکل ۱-۳). الگوی طراحی SoC استفاده مجدد از هسته‌های IP سیلیکونی را ممکن می‌سازد. اکنون طراحان می‌توانند سیستم‌های کامل را با قرار دادن هسته‌های IP گوناگون به همراه یکدیگر درون یک تراشه یک‌تک بسازند. این کار منجر به کاهش زمان طراحی و هزینه‌های ساخت می‌شود. مجتمع‌سازی کامل تمام عملکردها درون یک تراشه به معنای کارایی و سرعت بهتر، توان کمتر و قابلیت اطمینان بیشتر است [۱۰]. به طور خلاصه، SoC تنها مجتمع نیست. تمام طراحی معماری به محدوده‌ی وسیعی اطلاعات و مهارت از سیستم نرم افزار، سخت افزار، منطق، مود - مختلط، فرکانس رادیویی، EDA، بسته‌بندی، آزمایش و ساخت تولید نیاز دارد.



شکل ۱-۲. نمایی از پیچیدگی یک SoC

در مراحل اولیه طراحی SoC‌ها، نه تنها سخت‌افزار، بلکه کل سیستم شامل نرم‌افزار نیز باید مدل شوند تا طراحی تأیید و معتبر شود.

همان‌طور که گفته شد، الگوی طراحی SoC با پیشرفت‌های جدید در تکنولوژی ساخت IC ممکن شده‌است، بنابراین با توانایی قرار دادن ترانزیستورهای بیشتر درون یک تراشه، می‌توان عملکردهای بیشتری را نیز درون یک چیپ یکتا قرار داد.

در طراحی‌های سیستم بر تراشه "SoC" با پیچیدگی بالا، تکنیک‌های ارزیابی IC در روند طراحی نقش مهمی را ایفا می‌کنند. یک بخش قابل ملاحظه از بررسی SoC پیچیده باید در سطح سیستم انجام شود. این مسأله یک چالش منحصر به فرد را برای نرم‌افزارهای منطقی مطرح می‌کند، چرا که اتصالات و سیم‌های داخلی طرح، در سطوح پایین به آسانی قابل دسترسی نیستند.

با افزایش روزافزون پیچیدگی SoC، روش‌های قدیمی ارزیابی و عیب‌یابی طرح برای تأیید عملکرد صحیح سیستم، که به صورت جداگانه با استفاده از شبیه‌سازهای سخت‌افزار HDL برای بخش سخت‌افزار دیجیتال، شبیه‌سازهای آنالوگ و سپس پیاده‌سازی نرم‌افزار، انجام می‌شدند، کارایی بسیار پائینی دارند. زمان‌های شبیه‌سازی طولانی و گاهی غیرعملی امکان استفاده از تست واقعی در صنعت الکترونیک را با این روش‌ها، بسیار محدود می‌کند.



شکل ۱-۳. نمایی از پیچیدگی یک SoC